Skip to content
L3精通

阵列制程 ​

阵列制程是整个面板制造的技术高地 —— 在玻璃上做出数百万个薄膜晶体管,工艺接近半导体。

本页按三段式走:先看工艺循环与关键工序(概念)→ 再按缺陷与现象对应到哪一层(会用)→ 最后弄清光刻精度、循环次数与充电率为何决定上限(原理)。

制程框架见 面板制程总览;TFT 工作原理见 显示驱动原理。

一、阵列制程的目标 ​

在玻璃基板上制作出像素开关阵列:

每个子像素 = 1 个 TFT(开关)+ 1 个像素电极 + 走线(栅极线/源极线)
一块 4K 屏 = 约 2500 万个 TFT(3840×2160×3 子像素)
产出说明
TFT 阵列每个像素的开关
扫描线(Gate Line)行选通
数据线(Source/Data Line)传输灰阶电压
像素电极施加电压

二、核心工艺循环(入门) ​

阵列制程本质是**"成膜 → 光刻 → 蚀刻"的多次循环**:

┌─→ ① 成膜(沉积一层材料)
│       ↓
│   ② 光刻(涂胶 → 曝光 → 显影,形成图形)
│       ↓
│   ③ 蚀刻(去除非图形区域)
│       ↓
│   ④ 剥离光刻胶
└───────┘  循环 4-6 次
循环次数对应膜层(典型 5 道光罩)
1栅极金属层
2栅极绝缘层 + 半导体层
3源漏金属层
4钝化层
5像素电极(透明导电)

三、关键工序详解 ​

1. 成膜(Deposition) ​

方法用途特点
溅射(Sputtering)金属层、透明导电层致密、均匀
PECVD绝缘层、半导体层低温、大面积
涂布有机层简单

关键控制:膜厚均匀性(±%级)、缺陷密度。

制程窗口与判据(进阶) ​

制程判据不是"某一片合格",而是**"过程是否受控"**:

① 均值与均匀性分开判:片内均匀性、片间一致性、批间漂移是三件事,不能合成一个数
② 缺陷密度要有统计口径:单位面积计数 + 抽样面积 + 判定区域(可视区 / 全片)
③ 判"受控"而不是"合格":用控制图的思路看趋势与偏移,而不是只看是否超线
④ 窗口边界要说清:上/下限各由什么决定(后续工序容忍度、可靠性、良率)
⑤ 越界后的处置:先判是"偶发"还是"漂移",再决定调参数还是停机

✅ 一句话:只看"这一批合不合格",永远发现不了正在发生的漂移 —— 制程判据的核心是趋势(见 质量工具与数据分析)。

制程端的归因次序见 成盒与模组制程; 结构侧的公差与应力见 模组结构。

2. 光刻(Photolithography) ​

把掩模版图形"印"到光刻胶上:

涂光刻胶 → 前烘 → 曝光(掩模版)→ 显影 → 后烘
概念说明
掩模版(Mask)图形母版
曝光紫外光透过掩模照射
正性/负性胶曝光区域溶解与否
线宽决定能做的像素密度

分辨率与对位精度决定面板能做的 PPI 上限。高 PPI 需要更先进的曝光设备。

3. 蚀刻(Etching) ​

类型特点
湿法蚀刻化学溶液,各向同性(侧蚀)
干法蚀刻(等离子)各向异性好,精度高

现代高精度制程以干法蚀刻为主。

四、TFT 的结构类型(进阶) ​

结构特点应用
背沟道蚀刻(BCE)工艺简单、成本低主流 LCD
蚀刻阻挡层(ESL)性能更好部分产品
顶栅性能优高端/OLED

半导体层材料 ​

见 液晶显示技术深化:

材料迁移率应用
a-Si低普通 LCD
LTPS高高 PPI、OLED
IGZO(铟镓锌氧化物)中高、漏电低高刷、大尺寸 OLED

五、透明导电材料(进阶) ​

像素电极需要透明且导电:

材料说明
ITO(氧化铟锡)传统主流,但铟稀缺、脆
IZO / IGZO替代方案
金属网格 / 纳米银柔性显示方向

ITO 的脆性是柔性显示要解决的关键问题之一。

六、制程缺陷与检测(进阶) ​

缺陷成因后果
断线蚀刻过度、颗粒遮挡线缺陷(竖线/横线)
短路蚀刻不足、颗粒点/线缺陷
颗粒污染洁净度不足随机缺陷
膜厚不均成膜工艺波动电性不稳定、Mura
对位偏移曝光对位误差图形错位

检测与修复 ​

手段作用
AOI(自动光学检测)图形缺陷检测
电测(Array Test)通断测试
激光修复切断短路 / 连接断线
CVD 修复沉积修补断线

激光修复能挽回相当比例的不良 —— 是良率的重要手段。

七、阵列制程与画质的关系 ​

画质现象阵列端根源
竖线/横线数据线/扫描线断或短
亮点/暗点像素 TFT 失效
局部闪烁TFT 特性不一致、充电不足
残影主因是液晶离子污染与直流残留(见 液晶材料);阵列端 TFT 漏电(保持率下降)会加重该现象
高刷下不稳定充电率不足(见 显示驱动原理)

八、会用:把现象对应到"阵列端哪一环" ​

① 先按缺陷形态定"是图案问题还是电性问题"
   □ 位置固定的单点(亮点/暗点)→ 像素 TFT 或电极失效
   □ 整条竖线/横线 → 数据线/扫描线断或短(也可能来自模组绑定,先看模组)
   □ 随机分布、批次波动 → 颗粒污染(看洁净度与清洗)
② 再按"是否与电气状态相关"细分
   □ 局部闪烁、亮度不均但只在某些灰阶 → TFT 特性不一致 / 充电不足
   □ 高刷下才出现 → 充电率不足(不是缺陷,而是设计余量不够)
   □ 长期使用后加重 → 保持率下降(TFT 漏电)叠加液晶离子污染
③ 再核对是哪一次循环引入
   □ 与金属层相关(栅极/源漏)→ 第 1、3 道
   □ 与绝缘/半导体相关 → 第 2 道
   □ 与钝化/像素电极相关 → 第 4、5 道
   □ 线索来自"缺陷在检测站首次出现的工序"
④ 记录:缺陷形态、位置、首次出现的工序、片内/片间分布、批次与时间
   □ 片内聚集 → 设备局部问题;片间漂移 → 参数漂移;随机 → 洁净度

✅ 与制程判据同一条思路:先判"是缺陷还是漂移" —— 前者找源头工序,后者看趋势(见本页第三节"制程窗口与判据")。

原理(一):为什么光刻精度决定 PPI 的上限 ​

像素能做多小,受两个精度约束:
   ① 最小可分辨线宽(分辨率):决定单条走线与 TFT 通道能做多细
   ② 套刻精度(对位精度):多层图形必须精确对齐,偏差会占用"设计余量"
→ 实际可用的像素间距 ≈ 线宽 + 间距 + 对位容差 之和
→ 所以高 PPI 需要更先进的曝光(更短波长 / 更高数值孔径)
   —— 这是"高 PPI 面板更贵"的上游原因,也与 [驱动 IC 与封装](driver-ic-and-packaging.md)
   里"更高 PPI 需要更高精度绑定"同源:**上下两端都吃精度**

原理(二):为什么需要 4–6 次光刻循环 ​

阵列里每一层材料都要"只保留需要的地方":
   栅极金属、栅绝缘、半导体、源漏金属、钝化、像素电极……
→ 每加一层,就要一次"成膜 + 光刻 + 蚀刻 + 剥离"
→ 减少循环数的办法(自对准、半色调掩模、一次成形多层)
   都要用"工艺窗口更窄"去换 → 与良率和成本形成取舍
→ 所以"光刻道数"是工艺水平的直接体现:
   道数少、精度高、良率稳,三者同时做到才是先进制程

原理(三):为什么"充电率"决定高刷与分辨率的共同上限 ​

每一个像素在每一帧里只有很短的"开启时间"来完成充电:
   单行开启时间 ≈ 帧时间 ÷ 行数(扣掉消隐后更短)
→ 分辨率越高(行数越多)、刷新率越高(帧时间越短),
   这一小段时间就越短;
→ 而充电是否充够,取决于 TFT 的导通能力(迁移率、尺寸)与走线电阻电容
→ 充不够的后果:像素电压达不到目标 → 亮度偏低、行间/帧间不均、
   闪烁或色彩偏差;这也解释了为什么高刷面板要配更高迁移率的半导体
   (a-Si → LTPS / IGZO,见 [液晶显示技术深化](lcd-technology.md))
→ 结论:**充电率是"分辨率 × 刷新率"乘积的物理约束之一**,
   与链路带宽、主控上限、面板输出通道并列(见 [主控 IC 与规格上限](monitor-ic-and-limits.md))

📋 判据接口:本页属工程与制造类 —— 依此页结论做判定时,除通用条件外还必须附带 判据字段集 · 工程与制造类 所列字段(共 7 项):这个结论是"这台的设计问题",还是"这一批的共因"? 缺任一项,结论不可复核,只能作降级表述。

关键概念速查 ​

术语英文含义
阵列ArrayTFT 电路层
成膜Deposition材料沉积
溅射Sputtering物理气相沉积
等离子增强 CVDPECVD化学气相沉积
光刻Photolithography图形化
掩模版Mask / Photomask图形母版
蚀刻Etching去除材料
湿法/干法Wet / Dry Etch两种蚀刻方式
透明导电膜ITO像素电极材料
自动光学检测AOI视觉检测
激光修复Laser Repair缺陷修补

相关文档 ​


数据来源:本页数据整理自公开标准规范与厂商公开规格资料,仅供参考;具体数值与技术细节请以官方规范原文与厂商官方资料为准。

本站为个人学习整理(含 AI 辅助),内容整理自公开标准与公开资料,未经本站独立实测,仅供学习参考,不构成专业建议;文中提及的商标归各自权利人所有 · 免责声明 · 隐私与条款